

# Proyecto de un Sistema de Adquisición de Datos en dispositivo SoC FPGA Zynq UltraScale+

Autor: **Álvaro Medina Hernández**

Tutores: **Dr. Pedro Pérez Carballo, D. Pedro Hernández Fernández**

Fecha: **Junio de 2025**

Curso: **2024/2025**

IUMA Instituto Universitario de Microelectrónica Aplicada

## Grado en Ingeniería Electrónica Industrial y Automática

### Introducción

Este proyecto tiene como objeto desarrollar un equipo de adquisición de datos a partir de trabajos previos realizados en el IUMA. Para ello, se define un módulo digital de adquisición y procesamiento de datos digitalizados procedentes de un módulo de acondicionamiento y conversión de señales analógicas de bajo rango de tensión de entrada. Para la construcción de la nueva plataforma se revisa la arquitectura de la plataforma existente, haciendo propuestas de mejora en función de la arquitectura del nuevo dispositivo y los nuevos recursos disponibles. Se aborda la realización de los siguientes trabajos:

- Desarrollar una nueva plataforma basada en AMD Zynq UltraScale+ MPSoC ZCU104 Evaluation Kit, que usa el chip AMD/Xilinx XCZU7EV-2FFVC1156.
- Integrar el sistema operativo Ubuntu 20.04 LTS.
- Incorporar un bloque de compresión de datos, que permite aprovechar mejor el ancho de banda disponible y reduce las necesidades de almacenamiento, manteniendo el uso de recursos lógicos de la plataforma dentro de los límites del dispositivo para absorber futuras ampliaciones de funcionalidad (inicialmente se ha estimado en un límite de 10% adicional para cada recurso).
- Desarrollar la plataforma *hardware* e integrarla con el sistema de procesamiento utilizando Vivado 2024.1 y Vitis HLS 2024.1.

### Objetivos

Los objetivos operativos que se plantean en este proyecto son los siguientes:

- O1. Estudiar el sistema de referencia, identificando la arquitectura de la plataforma, sus principales componentes hardware y software, los buses de interconexión y las aplicaciones.
- O2. Estudiar el dispositivo a utilizar en la nueva implementación del sistema, realizando el mapeado de tareas en la nueva arquitectura de referencia.
- O3. Desarrollar la plataforma hardware y sus componentes. Se reutilizan los componentes existentes diseñados mediante HDL.
- O4. Realizar la integración hardware/software y validar el sistema.
- O5. Documentar el trabajo realizado.

### Metodología

1. Generar el diseño en Verilog resultante de la síntesis en alto nivel (HLS) en Vitis HLS de los diseños en alto nivel de la solución de referencia, para una frecuencia de 200 MHz y la placa ZCU104 como objetivo de la implementación.
2. Sintetizar, implementar y escribir el *bitstream* del diseño *hardware* utilizado por defecto por Ubuntu para la ZCU104 y configurar Ubuntu para utilizar el diseño elaborado.
3. Incorporar los diseños actualizados de la solución de referencia en el diseño elaborado en el punto anterior, aprovechando el reloj de 200 MHz generado por uno de los Clocking Wizard.
4. Generar, utilizando metodologías de diseño de alto nivel, el bloque de compresión *gzipMulticoreStreaming*, con la configuración adecuada para que cumpla con las restricciones impuestas al diseño.
5. Incorporar el bloque de compresión a la plataforma usando las herramientas de integración de Vivado y, seguidamente, sintetizarlo e implementarlo.

### Resultados

Como puede apreciarse en la figura 1, la potencia disipada (9,946 W) es superior al de la plataforma de referencia (1,836 W), dentro del límite de los 10 W. No obstante, de ellos 2,353 W corresponde al bloque hardware VCU. Como se aprecia en la distribución física de recursos lógicos en la FPGA (figura 2), los bloques relacionados con la entrada, procesamiento y salida de vídeo ocupan la mayor parte de la implementación. Durante la operación normal, la salida de vídeo del dispositivo estaría deshabilitada o mostrando una interfaz gráfica muy sencilla, por lo que es previsible que el consumo real en producción se acercase más al estático (0,811 W) que al máximo mencionado anteriormente. Incluso es posible no incluir este bloque en la plataforma final.

### Conclusiones

La sustitución de la placa Zedboard por la ZCU104 basada en una arquitectura Zynq UltraScale+ ha permitido mejorar el diseño de la plataforma de referencia. A su vez, la sustitución de Petalinux por Ubuntu Linux abre todo un abanico de posibilidades, facilitando modificaciones futuras de la plataforma. La incorporación de un bloque de compresión GZIP, permite reducir el ancho de banda utilizado por el sistema para la transmisión de los datos y reduce de forma significativa las necesidades de almacenamiento, todo ello sin hacer un consumo excesivo de recursos lógicos o energéticos.

Por otra parte, el consumo total de recursos lógicos y el potencial consumo de potencia es significativo, pero se mantiene en unos rangos que facilita la integración de nuevas funcionalidades en la plataforma.

La introducción de Ubuntu ha sido un reto de diseño, permitiendo incorporar en el equipo un sistema operativo moderno, cuyo entorno de configuración y utilización tiene una base de usuarios amplia. El sistema además dispone de funcionalidades opcionales que en el futuro permitirán incorporar nuevas formas de interactuar con el equipo.




Figura 1: Consumo de potencia eléctrica de la implementación de la Plataforma de Hardware




Figura 2: Distribución física de recursos lógicos en la FPGA